图 1 BUC 电源
通常，在设计异步降压电源时，会在芯片的SW和BOOT引脚之间连接一个自举电容，例如图1中的C1。自举电容利用了其两端电压不会突然变化的特性。当电容两端保持一定的电压时，即使增加电容负极的电压，正极的电压仍然保持在与负极电压相同的初始值，从而提高驱动电压。
图 2 降压芯片内部结构图
如图 2 所示的降压芯片由两个 NMOS 晶体管组成，它们以互补方式交替导通。总输入电压 VIN 通过内部稳压器，输出直流低压 Vb 用于给 Vboot 充电。该内部稳压器通常是一个低压差 (LDO) 电源。在降压芯片工作期间，当低侧 MOSFET Q2 导通时，SW 引脚电压为 0。LDO 输出电压 Vb 对自举电容 C1 充电，电流流经二极管 D1，然后流向低侧 MOSFET Q2。电容两端的电压近似等于 Vb，此时 BOOT 引脚电压为 Vb。当低侧 MOSFET Q2 截止而高侧 MOSFET Q1 导通时，SW 引脚电压从 0V 上升到 VIN。低侧 MOSFET Q2 的 S 极直接接地。只要 G 极输出高电平 (>Vth)，低侧 MOSFET Q2 就会导通。高侧 MOSFET Q1 的 S 极电压即为输入电压 VIN。为维持高侧 MOSFET Q1 的导通状态，其栅极驱动电压必须大于 VIN + Vgs(th)。由于此时电容两端的电压不能发生突变，因此将 BOOT 引脚的电压提升至大于 VIN (VIN + Vb)。电容 C1 并联连接至高侧 MOSFET Q1 驱动单元 HS Driver 的电源。自举电容 C1 放电为其供电，电源电压即为自举电容两端的电压差。由于自举电容的存在，高侧 MOSFET Q1 的栅源驱动电压满足导通条件 (Vgs > VIN + Vgs(th))，从而维持高侧 MOSFET Q1 的导通状态。只要 BOOT 引脚到 SW 引脚的电压高于 BOOT 欠压锁定 (UVLO) 阈值，高侧 MOSFET Q1 就保持导通状态。当自举电容的电压因放电而降至 BOOT UVLO 阈值以下时，高侧 MOSFET Q1 关闭，低侧 MOSFET Q2 打开，周期性地对自举电容充电，从而实现降压电源的 PWM 控制模式。
CN
网络支持
