硬件
在设计 IIC 接口的外围电路时，我们通常使用图 1 所示的带上拉电阻的拓扑图，其内部结构为图 2 所示的开漏输出。开漏输出电平由外部上拉电阻和内部逻辑电路控制，从而实现总线的低电平拉低和释放。总线开漏电路包含一个NMOS晶体管，该晶体管由控制信号控制其导通和关断。当控制信号导通NMOS晶体管时，输出为低电平。当控制...
阅读更多
为了确保信号布线质量并防止PCB设计中的串扰，我们保持信号走线之间的间距为线宽的三倍。如图1所示，该间距指的是走线中心之间的距离。由于线宽在英文中通常用“width”表示，因此该规则通常被称为3W原则。当走线中心间距至少为线宽的三倍时，可以保证70%的线间电场不受干扰。如果需要保证98%的线间电场不受干扰，则可以使用1...
阅读更多
在设计高速或高频PCB时，电子工程师会采用20H原理来满足EMI标准并降低电磁辐射。该原理要求电源层相对于接地层向后偏移20H，其中H代表电源层与接地层之间的距离。这样做还能抑制边缘辐射。电磁干扰会从电路板边缘向外辐射。通过将电源层向后偏移，电场只能在接地层范围内传导，从而有效改善EMC性能。20H的后移可以将70%的电...
阅读更多
传感器和仪器都有其工作电压范围，只有在此电压范围内，系统才能稳定可靠地运行。我们知道高压阈值可以通过过压保护电路来控制，但低压阈值是如何定义的呢？电源通常采用降压型 (BUCK) + 低压差线性稳压器 (LDO) 方案。最低工作电压由降压型电路的欠压锁定 (UVLO) 功能确定，该功能起到“安全门”的作用。这确保系统仅在输入...
阅读更多
图 1 BUC 电源通常，在设计异步降压电源时，会在芯片的SW和BOOT引脚之间连接一个自举电容，例如图1中的C1。自举电容利用了其两端电压不会突然变化的特性。当电容两端保持一定的电压时，即使增加电容负极的电压，正极的电压仍然保持在与负极电压相同的初始值，从而提高驱动电压。图 2 降压芯片内部结构图如图 2 所示的降压芯...
阅读更多
在用于与外围设备进行 SPI 总线通信的电路中，通常会将一个阻值为几十欧姆的小电阻与信号线串联，如图 1 所示。这种设计实现了以下功能：1. 阻抗匹配。当SPI信号线较长或负载电容较大时，信号可能在传输线末端发生反射，导致波形振荡（振铃）或过冲/欠冲。串联电阻在信号源端（通常靠近主设备端）起到阻抗匹配的作用，吸收...
阅读更多
图 1 BUC 电源通常，在设计异步降压电源时，会在芯片的SW和BOOT引脚之间连接一个自举电容，例如图1中的C1。自举电容利用了其两端电压不会突然变化的特性。当电容两端保持一定的电压时，即使增加电容负极的电压，正极的电压仍然保持在与负极电压相同的初始值，从而提高驱动电压。图 2 降压芯片内部结构图如图 2 所示的降压芯...
阅读更多
如图1所示，在CAN总线的实际应用中，需要在总线的两端连接一个120Ω的电阻。那么，使用120Ω电阻的依据是什么呢？图 1下面我们以TJA1044的内部结构图为例进行分析。图 2CAN总线的特性是显性状态代表0，隐性状态代表1。当总线处于隐性状态时，TJA1044内部的上下晶体管Q1和Q2均处于截止状态，CANH和CANL引脚处于非激活状态，电...
阅读更多
在CAN通信中，我们经常会看到如下图所示的电路设计：CAN终端电阻并非直接使用120欧姆。而是在两个62Ω电阻之间添加一个接地电容，将终端电阻“分割”成两部分，这就是分端法。图1 CAN总线接口电路这种连接方式实际上相当巧妙，它能有效降低差分信号上的外部干扰。CAN总线传输差分信号，通常对共模干扰具有很强的抵抗力。然而，...
阅读更多
CN
网络支持
