硬件

图 1 BUC 电源通常，在设计异步降压电源时，会在芯片的SW和BOOT引脚之间连接一个自举电容，例如图1中的C1。自举电容利用了其两端电压不会突然变化的特性。当电容两端保持一定的电压时，即使增加电容负极的电压，正极的电压仍然保持在与负极电压相同的初始值，从而提高驱动电压。图 2 降压芯片内部结构图如图 2 所示的降压芯片由两个 NMOS 晶体管组成，它们以互补方式交替导通。总输入电压 VIN 通过内部稳压器，输出直流低压 Vb 用于给 Vboot 充电。该内部稳压器通常是一个低压差 (LDO) 电源。在降压芯片工作期间，当低侧 MOSFET Q2 导通时，SW 引脚电压为 0。LDO 输出电压 Vb 对自举电容 C1 充电，电流流经二极管 D1，然后流向低侧 MOSFET Q2。电容两端的电压近似等于 Vb，此时 BOOT 引脚电压为 Vb。当低侧 MOSFET Q2 截止而高侧 MOSFET Q1 导通时，SW 引脚电压从 0V 上升到 VIN。低侧 MOSFET Q2 的 S 极直接接地。只要 G 极输出高电平 (>Vth)，低侧 MOSFET Q2 就会导通。高侧 MOSFET Q1 的 S 极电压即为输入电压 VIN。为维持高侧 MOSFET Q1 的导通状态，其栅极驱动电压必须大于 VIN + Vgs(th)。由于此时电容两端的电压不能发生突变，因此将 BOOT 引脚的电压提升至大于 VIN (VIN + Vb)。电容 C1 并联连接至高侧 MOSFET Q1 驱动单元 HS Driver 的电源。自举电容 C1 放电为其供电，电源电压即为自举电容两端的电压差。由于自举电容的存在，高侧 MOSFET Q1 的栅源驱动电压满足导通条件 (Vgs > VIN + Vgs(th))，从而维持高侧 MOSFET Q1 的导通状态。只要 BOOT 引脚到 SW 引脚的电压高于 BOOT 欠压锁定 (UVLO) 阈值，高侧 MOSFET Q1 就保持导通状态。当自举电容的电压因放电而降至 BOOT UVLO 阈值以下时，高侧 MOSFET Q1 关闭，低侧 MOSFET Q2 打开，周期性地对自举电容充电，从而实现降压电源的 PWM 控制模式。

在用于与外围设备进行 SPI 总线通信的电路中，通常会将一个阻值为几十欧姆的小电阻与信号线串联，如图 1 所示。这种设计实现了以下功能：1. 阻抗匹配。当SPI信号线较长或负载电容较大时，信号可能在传输线末端发生反射，导致波形振荡（振铃）或过冲/欠冲。串联电阻在信号源端（通常靠近主设备端）起到阻抗匹配的作用，吸收反射能量，从而减少信号完整性问题。这在高速SPI（例如，数十兆赫兹）或长走线中尤为重要。2. 降低电磁干扰 (EMI)。SPI 通信通常以高速运行。串联电阻与线路电容和负载电容共同构成 RC 电路。这种电路结构有助于减缓信号的上升沿和下降沿，从而防止过冲。这对于抑制 EMI 具有积极作用，尤其是在高速电路中。3. 限流和设备保护。该电阻器可在发生意外短路（例如，由于接线错误）时限制电流，防止损坏主设备或从设备的 I/O 端口。4. 优化调试。调试过程中，通常使用示波器捕获波形。在SPI信号线上串联一个电阻，可以更方便地使用示波器观察和调试信号波形，从而提高调试效率。

图 1 BUC 电源通常，在设计异步降压电源时，会在芯片的SW和BOOT引脚之间连接一个自举电容，例如图1中的C1。自举电容利用了其两端电压不会突然变化的特性。当电容两端保持一定的电压时，即使增加电容负极的电压，正极的电压仍然保持在与负极电压相同的初始值，从而提高驱动电压。图 2 降压芯片内部结构图如图 2 所示的降压芯片由两个 NMOS 晶体管组成，它们以互补方式交替导通。总输入电压 VIN 通过内部稳压器，输出直流低压 Vb 用于给 Vboot 充电。该内部稳压器通常是一个低压差 (LDO) 电源。在降压芯片工作期间，当低侧 MOSFET Q2 导通时，SW 引脚电压为 0。LDO 输出电压 Vb 对自举电容 C1 充电，电流流经二极管 D1，然后流向低侧 MOSFET Q2。电容两端的电压近似等于 Vb，此时 BOOT 引脚电压为 Vb。当低侧 MOSFET Q2 截止而高侧 MOSFET Q1 导通时，SW 引脚电压从 0V 上升到 VIN。低侧 MOSFET Q2 的 S 极直接接地。只要 G 极输出高电平 (>Vth)，低侧 MOSFET Q2 就会导通。高侧 MOSFET Q1 的 S 极电压即为输入电压 VIN。为维持高侧 MOSFET Q1 的导通状态，其栅极驱动电压必须大于 VIN + Vgs(th)。由于此时电容两端的电压不能发生突变，因此将 BOOT 引脚的电压提升至大于 VIN (VIN + Vb)。电容 C1 并联连接至高侧 MOSFET Q1 驱动单元 HS Driver 的电源。自举电容 C1 放电为其供电，电源电压即为自举电容两端的电压差。由于自举电容的存在，高侧 MOSFET Q1 的栅源驱动电压满足导通条件 (Vgs > VIN + Vgs(th))，从而维持高侧 MOSFET Q1 的导通状态。只要 BOOT 引脚到 SW 引脚的电压高于 BOOT 欠压锁定 (UVLO) 阈值，高侧 MOSFET Q1 就保持导通状态。当自举电容的电压因放电而降至 BOOT UVLO 阈值以下时，高侧 MOSFET Q1 关闭，低侧 MOSFET Q2 打开，周期性地对自举电容充电，从而实现降压电源的 PWM 控制模式。

传感器和仪器都有其工作电压范围，只有在此电压范围内，系统才能稳定可靠地运行。我们知道高压阈值可以通过过压保护电路来控制，但低压阈值是如何定义的呢？电源通常采用降压型 (BUCK) + 低压差线性稳压器 (LDO) 方案。最低工作电压由降压型电路的欠压锁定 (UVLO) 功能确定，该功能起到“安全门”的作用。这确保系统仅在输入电压高于 UVLO 电压时才工作，从而防止下游电源不稳定，并避免因输入电压过低而导致系统故障。欠压锁定 (UVLO) 是一种电路保护机制，用于监控系统的输入电压。当输入电压低于设定的阈值时，UVLO 会关闭电源输出，从而防止因电压不足导致的系统不稳定、元件损坏甚至安全隐患。UVLO双阈值设计启动阈值 (V_START)：当输入电压上升到此值时，电路开始工作（例如，6.5V）。关断阈值 (V_STOP)：当输入电压降至此值时，电路停止工作（例如，5V）。迟滞电压 (HYS)：这可以防止阈值附近电压波动引起的频繁开关（例如，从 6.5V 启动后，电压必须降至 5V 才会关断）。以德州仪器 (TI) 的 TPS54561 降压电源芯片为例。其欠压锁定 (UVLO) 功能通过 EN 引脚实现。其内部结构包含两个关键模块：① 电压比较器：用于检测 EN 引脚电压是否高于内部阈值（典型值 V_ENA = 1.2V）。② 滞后电流源：提供 Ihys = 3.4μA 的滞后电流，以防止电压波动引起的频繁开关。根据数据手册，TPS54561 的 EN 引脚包含一个上拉电流源 I1 = 1.2μA、一个迟滞电流源 Ihys = 3.4μA 以及 V_ENA = 1.2V（EN 引脚阈值电压）。欠压锁定 (UVLO) 阈值由两个分压电阻组成，如下式所示：TPS54561 UVLO 配置方法使用外部电阻分压网络来调节欠压锁定启动电压（V_START）和关断电压（V_STOP）：当输入电压≥6.5V时开始（在输出电压目标5V的基础上增加1-3V步长，此处5V+1.5V=6.5V）。当输入电压≤5V时停止（因为输出电压目标值为5V）。计算步骤：计算 R1/R_UVLO1：R_UVLO1 = (V_START - V_STOP) / I_HYS = (6.5V - 5V) / 3.4μA ≈ 442kΩ计算 R2/R_UVLO2：R_UVLO2 = (V_ENA * R_UVLO1) / (V_START - V_ENA + I1 * R_UVLO1) ≈ 90.9kΩ最终结果如下图所示：UVLO 就像电源系统的看门狗一样，当电压异常时会采取果断措施，为您的电源解决方案增加一道安全保障！

在设计高速或高频PCB时，电子工程师会采用20H原理来满足EMI标准并降低电磁辐射。该原理要求电源层相对于接地层向后偏移20H，其中H代表电源层与接地层之间的距离。这样做还能抑制边缘辐射。电磁干扰会从电路板边缘向外辐射。通过将电源层向后偏移，电场只能在接地层范围内传导，从而有效改善EMC性能。20H的后移可以将70%的电场限制在接地层边缘；100H的后移可以将98%的电场限制在接地层边缘。接地层应大于电源层或信号层，以防止外部辐射干扰并屏蔽接地层免受外部干扰。通常，在PCB设计过程中，将电源层相对于接地层后移1mm即可满足20H原则。为了实现20H原则，我们通常在划分平面层时将电源层相对于接地层后移1mm。然后，如图1所示，在1mm厚的背衬胶带内钻出150mil的屏蔽接地过孔。

为了确保信号布线质量并防止PCB设计中的串扰，我们保持信号走线之间的间距为线宽的三倍。如图1所示，该间距指的是走线中心之间的距离。由于线宽在英文中通常用“width”表示，因此该规则通常被称为3W原则。当走线中心间距至少为线宽的三倍时，可以保证70%的线间电场不受干扰。如果需要保证98%的线间电场不受干扰，则可以使用10W原则。3W 原则是一种 PCB 布局原则，设计人员无需额外的设计技巧即可遵循。然而，这种设计方法会占用大量面积，并可能增加布线难度。3W 原则的基本出发点是最大限度地减少走线之间的耦合。该原则可以表述如下：走线之间的距离（走线中心之间的距离）必须是单条走线宽度的三倍。或者，两条走线之间的距离必须大于单条走线宽度的两倍。例如，如果时钟线的宽度为 6 mil，则其他走线只能与该走线保持 2 x 6 mil 的距离，或者说，边到边的间距必须大于 12 mil。在 PCB 设计中，只需确保走线中心之间的间距是走线宽度的三倍，即可轻松实现 3W 原则。例如，如果一条走线的宽度为 6 mil，那么在 Allegro 中，可以将线到线的间距设置为 12 mil 以满足 3W 原则。软件中的间距是根据边缘到边缘的间距计算的，如图 2 所示。 

浪涌电流是指电源或设备启动时产生的瞬态高电流。在电源和电子系统中，浪涌电流是不利的，因为它会导致设备过载和损坏。降压开关电源电路采用软启动电路来控制系统启动期间的电流上升速率，逐步向负载供电，从而减轻浪涌电流对系统的影响。降压电源的软启动功能是通过配置软启动电容来实现的。这可以有效地抑制浪涌电流，防止输出电容的充电电流在启动期间超过开关电源的电流限制。这降低了开关电路自身和下游负载的电流浪涌，并最大限度地减少了输入电压降。此外，正确配置的软启动时间可以确保输出电压平稳上升，避免波动。.我们以德州仪器 (TI) 的 TPS54561DPRT 芯片为例。其内部功能框图如图 1 所示。TPS54561DPRT 通过将外部电容器连接到 SS/TR 引脚来实现软启动。 电容器的伏安关系式为 I = C * dV / dt。这表明，电容越大，电压越高；充电时间越短，充电电流越大。换句话说，对于给定的电容值，电容器的充电电流大小与电压变化率成正比。 典型的降压开关电源通过将外部软启动电容 CSS 连接到软启动引脚 SS 来实现可配置的软启动时间。内部上拉软启动充电电流源 ISS 对软启动电容 CSS 进行充电，然后将其与参考电压 VREF 进行比较，以确定软启动过程的结束。根据电容充电公式 (I = C*ΔV/ΔT)，软启动电容上的电压从零充电至 VREF 所需的时间 TSS 为：TSS_SET = CSS * VREF/ISS（公式 1）对于降压转换器电路，假设输出电压设定值为 VOUT，输出电容为 COUT，且对输出电容充电的浪涌电流为 IINRUSH，则输出电容上的电压（即输出电压）从零上升到设定值 VOUT 所需的时间为 TSS_OUT。利用电容充电公式，我们得到：TSS_OUT = COUT * VOUT/IINRUSH（公式 2）开关电源的启动要求是：软启动电容上的电压必须在软启动时间 TSS_SET 内从零充电至 VREF，输出电容上的电压必须在同一时间段内从零充电至设定值 VOUT。因此，我们得到：TSS_SET = TSS_OUT（公式 3）软启动电容的最终计算公式为： （公式 4）当开关转换器启动时，为输出电容充电的电流通常称为浪涌电流 IINRUSH。该电流通常为开关转换器最大负载电流 IOUT,MAX 的 5% 到 10%。如果浪涌电流 IINRUSH 为开关电源最大输出电流 IOUT,MAX 的 5%，则 IINRUSH = 5% × IOUT。将 IINRUSH = 5% × IOUTMAX 代入公式 4，即可得到软启动电容 CSS 的表达式： （公式 5） 以TPS54561DPRT芯片为例，实际计算数据如下：要求：VOUT = 5.0V，COUT = 3 * 47uF = 141uF，IOUT,MAX = 5.0A参数：ISS = 1.7uA，VREF = 0.8V，IINRUSH = 5% * 5.0A = 0.25A计算结果：使用了一个接近 10nF 的标准电容器。这就是为什么下图中 C13 = 0.01uF 的原因。配置软启动电容是抑制浪涌电流、确保系统稳定性的关键步骤。通过合理选择电容容量，既能保护元件，又能满足不同场景下的启动要求。  

浪涌电流是指电源或设备启动时产生的瞬态高电流。在电源和电子系统中，浪涌电流是不利的，因为它会导致设备过载和损坏。降压开关电源电路采用软启动电路来控制系统启动期间的电流上升速率，逐步向负载供电，从而减轻浪涌电流对系统的影响。降压电源的软启动功能是通过配置软启动电容来实现的。这可以有效地抑制浪涌电流，防止输出电容的充电电流在启动期间超过开关电源的电流限制。这降低了开关电路自身和下游负载上的浪涌电流，并最大限度地减少了输入电压降。此外，合理配置的软启动时间可以确保输出电压平稳上升，避免电压波动。我们以德州仪器 (TI) 的 TPS54561DPRT 芯片为例。其内部功能框图如图 1 所示。TPS54561DPRT 通过将外部电容器连接到 SS/TR 引脚来实现软启动。 电容器的伏安关系式为 I = C * dV / dt。因此，电容越大，电压越高；充电时间越短，充电电流越大。换句话说，对于给定的电容值，电容器的充电电流大小与电压变化率成正比。 典型的降压开关电源通过将外部软启动电容 CSS 连接到软启动引脚 SS 来实现可配置的软启动时间。内部上拉软启动充电电流源 ISS 对软启动电容 CSS 进行充电，然后将其与参考电压 VREF 进行比较，以确定软启动过程的结束。根据电容充电公式 I = C * ΔV / ΔT，软启动电容上的电压从零充电至 VREF 所需的时间 TSS 为：TSS_SET = CSS * VREF / ISS（公式 1）对于降压转换器电路，假设输出电压设定值为 VOUT，输出电容为 COUT，且对输出电容充电的浪涌电流为 IINRUSH，则输出电容上的电压（即输出电压）从零上升到设定值 VOUT 所需的时间为 TSS_OUT。利用电容充电公式，我们得到：TSS_OUT = COUT * VOUT / IINRUSH（公式 2）开关电源的启动要求是：软启动电容上的电压在软启动时间 TSS_SET 内从零充电至 VREF，输出电容上的电压在同一时间段内从零充电至设定值 VOUT。因此，我们得到：TSS_SET = TSS_OUT（公式 3）软启动电容的最终计算公式为：（公式 4）当开关转换器启动时，为输出电容充电的电流通常称为浪涌电流 IINRUSH。该电流通常为开关转换器最大负载电流 IOUT,MAX 的 5% 到 10%。如果浪涌电流 IINRUSH 为开关电源最大输出电流 IOUT,MAX 的 5%，则 IINRUSH = 5% × IOUT。将 IINRUSH = 5% × IOUTMAX 代入公式 4，即可得到软启动电容 CSS 的表达式：（公式 5）以TPS54561DPRT芯片为例，实际计算数据如下：要求：VOUT = 5.0V，COUT = 3 * 47uF = 141uF，IOUT,MAX = 5.0A参数：ISS = 1.7uA，VREF = 0.8V，IINRUSH = 5% * 5.0A = 0.25A计算结果：使用了一个接近 10nF 的标准电容器。这就是为什么下图中 C13 = 0.01uF 的原因。配置软启动电容是抑制浪涌电流、确保系统稳定性的关键步骤。通过合理选择电容容量，既能保护元件，又能满足不同场景下的启动要求。 

低压差线性稳压器 (LDO) 会调节输出电压，以确保在不同的负载电流需求下稳定运行。然而，当负载电流超过设计范围时，例如发生短路或过载时，过大的电流会导致芯片过热甚至损坏。为了解决这个问题，过流保护机制应运而生，用于限制输出电流，从而保护 LDO 及其负载。LDO 通常具有两种过流保护机制：限流和过流关断。1. 砖墙式限流顾名思义，砖墙式限流是一种“硬性”截止机制。当输出电流超过预设电流限制值 I_LIMIT 时，LDO 会迅速将输出电流限制在 I_LIMIT。由于负载电流较高，LDO 的温度会逐渐升高。一旦达到 LDO 的保护温度，LDO 输出将立即关闭。从输出电压-输出电流曲线可以看出，这就像一堵“砖墙”，阻止了电流的进一步增加。例如，TPS7A16 的数据手册显示，其砖墙式限流阈值为 105mA（典型值）。从上图的输出电压-负载电流曲线可以看出，当负载电流超过 I_LIMIT 并触发 LDO 温度保护时，输出电压会急剧下降。这种机制通常是通过内部电流检测电路与温度保护电路相结合来实现的。LDO 的内部结构包含一个用于检测电流的电流镜。当检测到的电流超过设定的参考电流时，电流限制电路被触发，LDO 温度升高，当达到保护温度时，功率晶体管关断，从而切断输出。这表明，在短期过载情况下，砖墙式限流更为安全。其特点是能够承受短期过载，但如果过载持续存在，热量积累将触发热关断。2. 折返电流限制折返式限流与标准上限限流非常相似。然而，其主要目的是限制总功耗。这意味着，当 VOUT 降低而 VIN 保持稳定时，输出电流限制会线性降低，以使输出晶体管的功耗保持在安全范围内。TLV717P 等器件采用折返式限流并受益于此，因为它们主要封装在具有更高热阻的超小型封装中。TLV717P 的输出电流限制特性如图 3 所示。可以看出，由于 VIN 的设定值为 VOUT + 0.5V，因此在 25°C 下的最大允许功耗为 150mW。当电流超过限制且 VOUT 开始下降时（假设 RLOAD 保持不变），IOUT 和功耗都会下降。这给消耗恒定电流的非欧姆器件增加了一些复杂性，并可能触发锁存状态，在该状态下，受电器件会持续降低 VOUT。出去 LDO继续降低I出去.3. 过电流关断与砖墙式限流和折返式限流不同，过流关断保护采用快速内部关断机制。LDO 的内部结构包含一个电流镜用于检测电流，以及一个比较器用于实现快速过流输出关断。当 LDO 输出电流达到过流保护电流时，LDO 会直接关断。因此，电流阈值保护比砖墙式限流和折返式限流速度更快。如果 LDO 输出端连接有较大的容性负载，则 LDO 输出端会经历较大的浪涌电流，这可能会触发 LDO 的过流关断机制，导致其无法正常启动。在这种情况下，不应选择具有过流关断功能的 LDO。

在设计 IIC 接口的外围电路时，我们通常使用图 1 所示的带上拉电阻的拓扑图，其内部结构为图 2 所示的开漏输出。开漏输出电平由外部上拉电阻和内部逻辑电路控制，从而实现总线的低电平拉低和释放。总线开漏电路包含一个NMOS晶体管，该晶体管由控制信号控制其导通和关断。当控制信号导通NMOS晶体管时，输出为低电平。当控制信号关断NMOS晶体管时，输出处于浮空状态，需要外部上拉电阻才能输出高电平。 这种结构使得开漏栅极能够灵活地控制总线电平，同时避免直接驱动总线，从而确保多个设备之间的安全连接和通信。使用这种开漏输出的优势显而易见，体现在以下几个方面： 1. 短路预防 如果采用推挽式配置而非开漏式配置，且多个器件连接到同一总线上，当一个器件的 I/O 输出高电平而另一个器件的 I/O 输出低电平时，这两个 I/O 的 VCC 和 GND 连接将发生短路，导致电路损坏。然而，开漏式配置可以避免这个问题。无论总线上连接多少器件，都不会出现电源短路的风险。 2. 提高驱动能力并降低功耗在漏极输出引脚上连接一个上拉电阻可以实现电平转换，并提供更强的驱动能力。这利用了外部电路的驱动能力来降低IC内部的驱动电流。当IC内部的MOSFET导通时，驱动电流从外部VCC流经上拉电阻Rpull-up、MOSFET，然后流向GND。IC内部只需要很小的栅极驱动电流。3. 使用“有线与”运算来确定总线活动状态多个开漏输出引脚可以连接到同一条线上，形成“与”逻辑关系，称为“线与”功能。当其中一个引脚为低电平时，开漏线上的逻辑电平变为0。I2C总线也使用这一原理来判断总线是否处于活动状态。4. 促进产量水平的转变可以通过改变上拉电源电压来改变传输电平，而输出高电平由 VDD 决定。

低压差线性稳压器 (LDO) 会调节输出电压，以确保在不同的负载电流需求下稳定运行。然而，当负载电流超过设计范围时，例如发生短路或过载时，过大的电流会导致芯片过热甚至损坏。为了解决这个问题，过流保护机制应运而生，用于限制输出电流，从而保护 LDO 及其负载。LDO 通常具有两种过流保护机制：限流和过流关断。1. 砖墙式限流 顾名思义，砖墙式限流是一种“硬性”截止机制。当输出电流超过预设电流限制值 I_LIMIT 时， LDO会迅速将输出电流限制在I_LIMIT。由于负载电流较高，LDO的温度会逐渐升高。一旦LDO的温度保护被触发，LDO的输出将立即关闭。输出电压-电流曲线呈“砖墙”状，阻止电流进一步增加。例如，TPS7A16的数据手册中列出的“砖墙”电流限制阈值为105mA（典型值）。从上图的输出电压-负载电流曲线可以看出，当负载电流超过 I_LIMIT 并触发 LDO 温度保护时，输出电压会急剧下降。这种机制通常是通过内部电流检测电路与温度保护电路相结合来实现的。LDO 的内部结构包含一个用于检测电流的电流镜。当检测到的电流超过设定的参考电流时，电流限制电路被触发，LDO 温度升高，当达到保护温度时，功率晶体管关断，从而切断输出。这表明，在短期过载情况下，砖墙式限流更为安全。其特点是能够承受短期过载，但如果过载持续存在，热量积累将触发热关断。2. 折返电流限制折返式限流与标准上限限流非常相似。然而，其主要目的是限制总功耗。这意味着，当输出电压 VOUT 降低而输入电压 VIN 保持稳定时，输出电流限制会线性降低，以使输出晶体管的功耗保持在安全范围内。TLV717P 等器件采用折返式限流并受益于此，因为它们主要封装在具有更高热阻的超小型封装中。TLV717P 的输出电流限制特性如图 3 所示。可以看出，由于 VIN 的设定值为 VOUT + 0.5V，因此在 25°C 下的最大允许功耗为 150mW。当电流超过限制且 VOUT 开始下降时（假设负载电阻 RLOAD 保持不变），输出电流 IOUT 和功耗都会下降。这给消耗恒定电流的非欧姆器件带来了一些复杂性，并可能触发锁存状态，在该状态下，受电器件会持续降低 VOUT，而 LDO 会持续降低 IOUT。3. 过电流关断与砖墙式限流和折返式限流不同，过流关断保护采用快速内部关断机制。LDO 的内部结构包含一个电流镜用于检测电流，以及一个比较器来实现快速过流输出关断。当 LDO 输出电流达到过流保护阈值时，LDO 会立即关断。因此，电流阈值保护比砖墙式限流和折返式限流速度更快。如果 LDO 输出端连接大容性负载，则 LDO 输出端会经历较大的浪涌电流，这可能会触发 LDO 的过流关断机制，导致其无法正常启动。在这种情况下，不应选择具有过流关断功能的 LDO。

加速度计芯片的谐振频率是一个非常重要的性能指标，它与传感器的工作频率范围有关。1. 共振频率的定义加速度传感器本身也是一种机械结构，因此也具有固有频率。如图1所示的幅频曲线所示，当外部振动频率接近谐振频率时，传感器会发生谐振，加速度传感器的灵敏度会迅速增加。此时对应的频率即为谐振频率。2. 谐振频率对传感器性能的影响传感器尺寸越小，谐振频率越高。加速度计的上限频率取决于幅频曲线中的谐振频率。通常，加速度计传感器的工作频率范围小于其自身谐振频率的1/3。当被测振动频率远低于谐振频率时，加速度计的信号输出与被测加速度成正比。3. 影响共振频率的因素如上所述，如果提高传感器芯片的谐振频率，可以拓宽其工作频率范围，使传感器的平坦频带变宽，工作范围增大，从而使加速度计能够应用于更多场景，适用性更佳。但实际上，谐振频率的提升也受到限制。根据以下公式，质量块越小，谐振频率越大。其中 f0 为谐振频率，K 为加速度计的等效刚度，M 为传感器的等效质量。因此，谐振频率是决定加速度计可用频率响应范围的硬性限制因素。合理的设计和应用要求工作频率限制在谐振频率的1/3以内，在高精度应用中，为了确保线性度和可靠性，工作频率需要限制在谐振频率的1/5以内。如图2所示，ADXL356的频率响应谐振频率约为5.5kHz，3dB带宽为2.5kHz。在高精度应用中，低通滤波器的截止频率通常设置为小于1kHz。